
//----- DEFINES ----------
parameter LOGICAL_ADDR_WIDTH = 32;
parameter DATA_WIDTH  = 72;       //64 bits for data + 8 bits for ECC
parameter ADDR_WIDTH  = 17;       //17 bit address consisting of 14 bit row/column address + 3 bit bank address
parameter BANK_ADDR_WIDTH = 3;    //3 bit bank address
parameter ROW_WIDTH = 14;
parameter COL_WIDTH = 11;
parameter ROW_END = LOGICAL_ADDR_WIDTH - ROW_WIDTH;  	 		//lowest bit = 7
parameter BANK_END = ROW_END - BANK_ADDR_WIDTH;   //lowest bit = 14
parameter LOW   = 1'b0;
parameter HIGH  = 1'b1;
parameter REFRESH_COUNT_WIDTH = 20;
parameter REFRESH_COUNT_LIMIT = 10'd780; 
parameter  tRP    = 3;
parameter  tRCD   = 4;
parameter  tCL    = 3; 
parameter  tDout  = 4;
parameter  tRAS  = tRCD + tCL + tDout;
parameter  tRC  = tRAS + tRP;
parameter  DRAM_dummy_data  = 64'ha5a5a5a5a5a5a5a5;
